主軸6





下世代技術節點的材料、製程、元件及電路熱模擬之關鍵技術

總計畫主持人:劉致為教授

共同主持人:李敏鴻教授、陳敏璋教授 執行單位:國立台灣大學電子所、國立台灣師範大學光電所、國立台灣大學材料系

Outputs T _{MAX p}	Simula	tion time	(folde	d INV o	chain)
T _{MAX.n}	Stage#	1	12	37	40
:	TCAD	1 month	N/A	N/A	N/A
T _{via0,G}	SPICE	1.5hr	14hr	90hr	N/A
T _{via0,D}	NN	<0.1s	<0.1s	<0.1s	<0.1s
T _{via0,VDD}	3x10 ⁶ X improvement				
T _{via0,VSS}	Chia-Che Chung <i>et al.</i> , VLSI, 2020				

Multi-domain 3D極化模擬 (2020 IRPS)



- HZO為domain大小為5nm的邊長的方型
- 極化方向(強度)是通過高斯分佈隨機分配到各個domain中,以用來進行多維度的 3D元件模擬
- · 角落(corner)會有極化漩渦的現象產生,此為去極化場(de-polarization)所造成 • 相關成果發表於IRPS 2020。

類反鐵電(AFE)氧化鉿鋯負電容(NC) 電晶體之優勢 (2019 IEDM)





對於10nm QAFE,在操作電壓為|1.5V|範圍內就出現低 於60mV/dec,並且在範圍為|2V|時可以達到正反掃 hysteresis-free現象產生。

- FE的hysteresis會伴隨SS改善而來,而降低物理厚度可有效降低操作電壓。
- · QAFE的NC起始電壓小於遲滯發生的電壓,就代表存在沒有hysteresis的陡峭 SS的操作空間。
- 相關成果發表於IEDM 2019。

多層非等鐵電層之低錯誤率多階非揮 發性鐵電電晶體 (2021 IEEE EDL)





- 相較單層HZO,使用不同厚度的堆疊HZO電晶體可有效提升 window)及穩定的多階操作。
- 非等厚度鐵電層具有良好的可靠度,可操作次數>10⁵次,資料 • 相關成果發表於IEEE Electron Device Letter (EDL), 2021

具低功耗、高電流比、多階、非揮 反鐵電穿隧接面記憶體 (2021 IEEE



• 相關成果發表於IEEE Electron Device Letter (EDL), 2021。







Reverse: hollow

0.5 1.0 1.5 2.0 2.5 3.0 Sweep Max. $|V_{ac}|$ (V)

ole HZO 10 ⁴ s 10yrs
=5V
,=-3V
R=-3.5V
$_{\rm R}$ = -5V 1 10 ³ 10 ⁵ 10 ⁷ 10 ⁹
Retention time (s)
MW(memory
料保存>104秒。
)
74 W. m
發性之



關係;(3)具有高均勻度之數位化 layer-by-layer 蝕刻技 術;(4)三維高包覆度與階梯覆蓋度: Fin寬度下降,高度不變;(5)<mark>蝕刻</mark>征 留下平坦與高品質的半導體表面。

區域選擇性原子層沉積(area-selective atomic layer deposition, AS-ALD)



• As atomic layer nucleation engineering (ALNE) is introduced into the conventional Al₂O₃ ALD cycle, the Al₂O₃ deposition is completely inhibited on Pt surfaces but enhanced on the SiO₂ surfaces, leading to the thickness difference up to ~15 nm at 100 ALD cycles.

